First Hit

Previous Doc

Next Doc

Go to Doc#

End of Result Set

Generate Collection

Print

L1: Entry 1 of 1

File: JPAB

Jul 22, 1994

PUB-NO: JP406203558A

DOCUMENT-IDENTIFIER: JP 06203558 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: July 22, 1994

INVENTOR-INFORMATION:

NAME

COUNTRY

SAKATA, TAKESHI

ITO, KIYOO

HORIGUCHI, SHINJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

APPL-NO: JP05000973

APPL-DATE: January 7, 1993

INT-CL (IPC): G11C 11/407; H01L 27/108; H03K 17/16; H03K 17/693; H03K 19/0948

ABSTRACT:

PURPOSE: To drastically decrease the through-current at the time of operation by limiting the through-current over the entire part of respective non-selected blocks by the sub-threshold current of one piece of the corresponding block selection transistor(TR).

CONSTITUTION: The blocks consisting of n pieces of word drivers are provided by m pieces and power feed lines P1 to Pm of the respective blocks are connected via the block selection TRs Q1 to Qm to the power feed lines P. Further, P is connected via a TR Q for selecting an operation mode and standby mode to the power feed line of a word voltage VCH. The gate width (a.W) of the block selection TR is previously selected sufficiently smaller than the total (n.W) of the gatewidth of the word driver TRs in the block (a*n). The gate width (b.W) of Q is previously selected sufficiently smaller than the total (m.a.W) of the gate width of the entire block TR (b*m.a). Q and Q1 are turned on to supply VCH to the power feed line (P1) corresponding to the block (B1) including the selection word driver (≥1) at the time of operation.

COPYRIGHT: (C) 1994, JPO&Japio

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-203558

(43)公開日 平成6年(1994)7月22日


(51)Int.Cl. ⁵ G 1 1 C 11/407 H 0 1 L 27/108	識別記号	庁内整理番号	FI	技術表示箇所
H 0 3 K 17/16	L	9184-5 J		
		6866-5L	G11C	11/34 354 F
		7210—4M	H01L	27/ 10 3 2 5 V
		審	査請求 未請求	請求項の数3 (全 9 頁) 最終頁に続く
(21)出願番号	特顯平5-973		(71)出願人	000005108
				株式会社日立製作所
(22)出願日	平成5年(1993)1月7日			東京都千代田区神田駿河台四丁目 6番地
			(72)発明者	阪田 健
				東京都国分寺市東恋ケ窪1丁目280番地
		-		株式会社日立製作所中央研究所内
			(72)発明者	伊藤 清男
				東京都国分寺市東恋ケ窪1丁目280番地
				株式会社日立製作所中央研究所内
		•	(72)発明者	堀口 真志
	•			東京都国分寺市東恋ケ窪 1 丁目280番地
				株式会社日立製作所中央研究所内
			(74)代理人	弁理士 小川 勝男
			l	

(54)【発明の名称】 半導体装置

(57)【要約】

【構成】 n個のワードドライバからなるブロックをm個設け、各ブロックの給電線P1~P•を、ブロック選択トランジスタQ1~Qaを介して、給電線Pに接続する。さらに、Pを動作モードと待機モードを選択するトランジスタQを介して、ワード電圧VcHの給電線に接続する。ブロック選択トランジスタのゲート幅(a・W)を、ブロック内のワードドライバトランジスタのゲート幅の合計(n・W)よりも十分小さく選んでおく(a≪n)。また、Qのゲート幅(b・W)を、全ブロックトランジスタのゲート幅の合計(m・a・W)よりも十分小さく選んでおく(b≪m・a)。動作時には、QとQ1をオンにして、選択ワードドライバ(#1)を含むブロック(B1)に対応した給電線(P1)にVcHを供給する。

【効果】 それぞれの非選択ブロック全体の貫通電流は、対応したブロック選択トランジスタ1個のサブスレッショルド電流で制限され、動作時の貫通電流を大幅に低減できる。



【特許請求の範囲】

【請求項1】複数の回路ブロックと、

各回路ブロックに対応した第1の給電線と、

該給電線を第2の給電線に接続するスイッチとを具備してなり、

上記スイッチに選択機能を持たせたことを特徴とする半 導体装置。

【請求項2】上記スイッチの選択機能は、アドレス信号 にしたがうことを特徴とする請求項1に記載の半導体装置。

【請求項3】上記第2の給電線は、選択機能を有するスイッチを介して第3の給電線に接続されることを特徴とする請求項1に記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は微細MOSトランジスタで構成された半導体集積回路に係り、特に高速・低電力動作に適した回路に関する。

[0002]

【従来の技術】1989 インターナショナル シンポ 20 ジウム オン ブイ・エル・エス・アイ テクノロジ ー,システムズ アンド アプリケーションズ、プロシ ーディングズ オブ テクニカル ペーパーズ (1989年 5月)第188頁から第192頁 (1989 International Symposium on VLSI Technology, Systems and Applicat ions, Proceedings of Technical Papers, pp.188-192 (May 1989))に述べられているように、MOSトランジ*

$$los = lo \cdot \frac{W}{W_0} \cdot 10 \frac{V_{GS} - V_T}{S}$$

【0007】ただし、WはMOSトランジスタのチャネル幅、 I_0 、 W_0 は V_1 を定義する際の電流値およびチャネル幅、Sはテーリング係数(V_{GS} - I_{DS} 特性の傾きの逆数)である。したがって、 V_{GS} =0でもサブスレ※

$$IL = I0 \cdot \frac{W}{W_0} \cdot 10^{-\frac{VT}{S}}$$

【0009】が流れる。図6のCMOSインバータでオーフ状態のトランジスタはVgs = 0であるから、非動作時において高電源電圧Vccから接地電位である低電源電圧 40 Vssに向かって上記の電流 I Lが流れることになる。

【0010】このサブスレッショルド電流は、図7に示すように、しきい電圧をVrからVr'に低下させると、 ILからIL'に指数関数的に大きくなる。

【0011】数2の上式から明らかなように、サブスレッショルド電流を低減するためには、Vτを大きくするかSを小さくすればよい。しかし、前者は実効ゲート電★

$$S = \frac{k \cdot T \cdot \ln 10}{q} \left[1 + \frac{C_D}{Cox} \right]$$

*スタが微細化されるにつれてその耐圧が低下するため に、その動作電圧を低くせざるを得ない。

【0003】この場合に、高速動作を維持するためには、動作電圧の低下に見合ってMOSトランジスタのしきい電圧(Vr)も低下させる必要がある。これは、動作速度は、MOSトランジスタの実効ゲート電圧、すなわち動作電圧からVrを差し引いた値で支配され、この値が大きいほど高速だからである。しかし、Vrを0.4V程度以下にすると、以下に述べるように、MOSト

10 ランジスタのサブスレッショルド特性 (テーリング特性)によって、トランジスタを完全にオフすることはもはやできなくなり、直流電流が流れるという現象が生ずる。

【0004】図6に示す従来のCMOSインバータについて説明する。理想的には、入力信号INが低レベル(=Vss)の時はNチャネルMOSトランジスタMnがオフ、INが高レベル(=Vcc)の時はPチャネルMOSトランジスタMpがオフになり、いずれにしても電流が流れることはない。しかし、MOSトランジスタのV™低くなると、サブスレッショルド特性を無視することができなくなる。

【0005】図7に示すように、サブスレッショルド領域におけるドレイン電流 Insは、ゲート・ソース間電圧 VGSの指数関数に比例し、次式で表される。

[0006]

【数1】

※ッショルド電流

[8000]

【数2】

★圧の低下による速度の低下を招く。特に、耐圧の点から 微細化とともに動作電圧を低くしていくと、速度低下は 40 顕著になり、微細化の利点を生かせなくなるので好まし くない。また後者は、室温動作を前提とする限り、次の 理由により困難である。

【0012】テーリング係数Sは、ゲート絶縁膜の容量 Coxとゲート下の空乏層の容量Coにより、次のように 表される。

[0013]

【数3】

3

【0014】ここで、kはボルツマン定数、Tは絶対温度、qは素電荷である。上式から明らかなように、CoxおよびCoの如何にかからわずS≧kT In 10/qであり、室温では60m V以下にすることは困難である。

【0015】以上述べた現象のために、多数のMOSトランジスタで構成された半導体集積回路の実質的な直流電流は著しく増大してしまう。特に高温動作時には、VIが低くSが大きくなるため、この問題はさらに深刻になる。低電力化が重要である今後のコンピュータ等のダウンサイジング時代においては、このサブスレッショル10ド電流の増大は本質的な問題である。

【0016】この問題を、代表的な半導体集積回路であ るメモリを用いてさらに説明する。メモリは図8に示す ように、メモリアレーMA内の任意のメモリセルMCを 選択するために、行線(ワード線W)を選択・駆動する ためのXデコーダ (XDEC) とワードドライバ (W D) ならびに列線 (データ線D) の信号を増幅するセン スアンプ (SA) とセンスアンプを駆動するセンスアン プ駆動回路(SAD)および列線を選択するYデコーダ (YDEC)から構成される。さらにこれらの回路を制 20 御するための周辺回路 (PR) が内蔵されている。これ らの回路の主要部は、動作時や待機時あるいは電池バッ クアップ時の低消費電力化のために、上述のCMOS論 理回路を基本にした回路構成になっている。しかし、ト ランジスタのしきい値電圧Vr (以下、簡単のためにP MOSトランジスタとNMOSトランジスタの絶対値は 等しく、Viと仮定する。)が低下してくると、上述の 理由で貫通電流が激増してくる。特にデコーダとドライ バあるいは周辺回路部でそれが顕著になる。これらを構 成する回路数が圧倒的に多く、しかも特殊な機能をもつ 30 ためである。

【0017】例えば、デコーダやドライバについてみると、アドレス信号によって多数の同じ形式の回路の中から少数の特定の回路を選択し駆動する。VIが十分大きければ、多数の非選択回路は完全にカットして、すなわち貫通電流を実質的に零にしたまま、この選択・駆動がなされる。一般にメモリの記憶容量が増加すると、このデコーダやドライバの数は増えるが、非選択回路に貫通電流が流れない限り、記憶容量が増大しても全体の電流が増えることはない。しかし、これが可能なのはVIが*40

*大きい場合だけで、上述のように低くなると貫通電流は 激増する。同様にチップ全体が非選択(待機状態)の場 合、従来はチップ内のほとんどの回路をオフにして、電 源電流を極力小さくできていたが、もはやこれは不可能 となる。この問題はメモリに限らず、CMO S論理回路 を基本にした全ての半導体集積回路で共通である。

[0018]

【発明が解決しようとする課題】本発明の目的は、MO Sトランジスタを微細化しても高速・低電力の半導体装 ご 置を提供すること、特にメモリあるいはメモリを内蔵す る半導体装置において問題となるワードドライバ、デコ ーダ、センスアンプ駆動回路などの貫通電流を低減する ことにある。

[0019]

【課題を解決するための手段】上記目的を達成するために、多数の同種の回路から構成されており、動作時は少数の回路だけが選択的に動作し、残りは非選択状態を保つような半導体集積回路において、上記多数の回路を複数のブロックに分け、各ブロックに対応して給電線を設け、この給電線をスイッチを介して他の給電線に接続し、そのスイッチに選択機能をもたせる。その選択機能は、アドレス信号、活性時と待機時などの動作モードを指定する信号あるいは活性時間帯内でのある特定時間帯を指定する信号、もしくはそれらの組み合わせ信号により実現される。

[0020]

【作用】トランジスタのしきい値電圧が低くても、非選 択回路に流れる貫通電流を最小化できる。

[0021]

【実施例】まず、本発明をダイナミック・ランダム・アクセス・メモリ(DRAM)のワードドライバ(図8中WD)に適用した例を図1に示す。ワード線が選択された後の状態を例にとると、従来の回路(a)では、Vrが十分高くありさえすれば、すべてのCMOSドライバには貫通電流が流れない。しかし、Vrが低くなると、ワードドライバに貫通電流が流れるようになり、大容量化(m・n大)と共にこの大きさは無視できなくなる。この貫通電流の合計 Iaは、

[0022]

【数4】

$$l = m \cdot n \cdot i = m \cdot n \cdot l_0 \cdot \frac{W}{W_0} \cdot 10^{-\frac{VT}{S}} \qquad \cdots \qquad (32.4)$$

【0023】と表せる。ここで、Vrは図2に示すように電流値 Ioで定義したしきい値電圧、Sはテーリング係数である。ワードドライバ電源Vcaは、外部電源をチップ内部で昇圧して供給されるので、電流駆動能力には限界があり、Iaが大きくなると処理できなくなる。

【0024】これに対して、本発明の階層型給電線方式

(b) の特徴は、次の二点である。**の**ドライバをブロッ※50

※クに分けた階層型電源線:n個のワードドライバからなるブロックをm個設け、各ブロックの給電線P1~P 。を、ブロック選択トランジスタQ1~Q。を介して、給電線Pに接続する。さらに、Pを動作モードと待機モードを選択するトランジスタQを介して、ワード電圧VcHの給電線に接続する。 ②階層的なゲート幅の設定: ブロック選択トランジスタのゲート幅(a・W)を、ブロッ

ク内のワードドライバトランジスタのゲート幅の合計 (n·W)よりも十分小さく選んでおく(a≪n)。ま た、Qのゲート幅(b·W)を、全ブロックトランジス タのゲート幅の合計 (m·a·W) よりも十分小さく選 んでおく(b≪m·a)。

【0025】動作時には、QとQ1をオンにして、選択 ワードドライバ(#1)を含むブロック(Bı)に対応 した給電線(P1)にVcnを供給する。ここで、すべて のトランジスタのVIは、同じ低い値と仮定すると、こ の構成により、非選択ブロック (B2~B.) のそれぞれ 10 全体の貫通電流は、対応したブロック選択トランジスタ (Q2~Qa) 1個のサブスレッショルド電流に等しくな る。なぜなら、サブスレッショルド電流はトランジスタ のゲート幅に比例するから、仮にn·iの電流が流れよ うとしても、結局は全体の貫通電流は、ブロック選択ト ランジスタのサブスレッショルド電流(a・i)に制限 されるためである。そのとき、非選択ブロックの給電線*

*P2~Paの電圧はほぼ待機時のままΔVだけ下がってい る。なぜなら、P2~Paを充電するQ2~Qaのサブスレ ッショルド電流は比較的小さいためである。したがっ て、全貫通電流 Iaは、表 1 に示すようにほぼ(n+m ·a) iとなる。Iaを小さくするためには、nと(m · a) を同程度の値に設定するのがよい。ここで、aを 4程度にしておけば、直列トランジスタ(Q, Qı)の 速度並びにチップ面積に与える影響は小さくできる。 【0026】待機時には、Q, Qi~Qaをすべてほとん どオフの状態にする。全体の貫通電流 IsはQのサブス レッショルド電流と等しくなり、従来に比べa/m·n だけ小さくできる。ブロックの給電線の電圧は、m·n ·Wとa·Wの比とテーリング係数によって定まる ΔV だけVcnから下がる。

[0027]

【表1】

動作電流 充電される電荷量 待機電流 (IA) (Is) tı t2 従来 m∙n∙i m·n·i ٥ 0 C·VV. C1-AV

b∙i

n-i+(m-1)-a-i

本発明

【0028】図3は、動作波形の模式図である。待機時 (Φ, Φ₁~Φ_a: V_{CH})には、Q及びQ₁~Q_aがほとん どオフになっているので、PはVcmよりも低い電圧Vcm - ΔV'になっており、P1~P. はそれよりもさらに低 い電圧になっている。すべてのワード線は、P1~Paの 電圧と無関係にVssに固定されている。外部クロック信 号/RAS (ここで "/" はバー信号を示す) がオンに 30 なると、まずΦでQがオンになり、Pの寄生容量Cをt 1時間充電しVcnにする。次に、Φ1でQ1がオンにな り、P1の寄生容量C1をt2時間充電しVcHにする。こ のとき、Q2~Qaはほとんどオフのままである。その 後、Xデコーダ出力信号X1によりワードドライバ#1 が選択され、ワード線が駆動される。/RASがオフに なると、Q及びQiはオフになる。P、Piは、前述した 機構により長時間が経過すると、それぞれVcB-A V', $V_{CR} - \Delta V$ となる。ここで、アクセス時間を損な うことなく、給電線(P, P1)をVcHに充電できる。 なぜなら、Cが大きくてもΔV'は数百mV程度と小さ く、しかも/RASがオンした直後からPの充電時間 (t1)を十分とれるからである。また、ブロックに分 割されているのでC1が比較的小さいため、P1の充電時 間(t2)は短くできるからである。

【0029】デコーダにも階層型給電線を適用すること により、貫通電流を大幅に低減できる。

【0030】図4、図5に、センスアンプ駆動回路(図 8中SAD)に適用した階層型給電線方式ならびに、1 個のトランジスタと1個のキャパシタから成るメモリセ※50 Vェが-0.12V,テーリング係数Sが97mV/d

※ルによるメモリアレーの要部を示す。よく知られたVcc /2プリチャージ方式を用いているため、 このセンスア ンプ駆動回路はVcc/2を中心に動作を行う。このた め、VccとVssの両方に階層型給電線を用いていること が特徴である。ここでPMOSトランジスタQPとNM OSトランジスタQnのコンダクタンスが等しいとす る。サブアレー内のCMOSセンスアンプ(SA)群は 対応するセンスアンプ駆動回路で選択的に駆動される が、この時給電線Vcc, Vssに流れる電流 Ia'は、多数 の非選択駆動回路の貫通電流で支配される。例えば、図 中のトランジスタQP, QNのゲートをそれぞれVcc. O にして非選択状態にしても、センスアンプ駆動線CP、 CNがVcc/2なので、サブスレッショルド電流がP'1 からP''1へ流れる。これを阻止するためには、両側に 適用することが不可欠である。もし、前述したようにV ccだけに階層型給電線を適用すると、Vcc/2から新た 40 にQnのサブスレッショルド電流がP''1へ流れるように なり、Vcc/2のレベル低下を招く。なぜなら、チップ に内蔵されたVcc/2の供給回路の電流駆動能力は小さ いためである。

【0031】周辺回路 (図8中PR) 部には上述した貫 **通電流が流れないと仮定し、ワードドライバ、デコーダ** ならびにセンスアンプ駆動回路に本発明を適用した効果 を、図9に示す。例題として16ギガビットDRAMを とりあげた。そこで用いたパラメータは、ゲート幅5μ mで電流10nAが流れる電圧で定義したしきい値電圧

ec.,接合温度Tが75℃,実効ゲート長Leffが 0. 15 µm, ゲート酸化膜厚Toxが4 nm, ワード電 圧Vcnが1.75V,電源電圧Vccが1V,サイクル時 間が180ns, リフレッシュサイクル数が128k, チップサイズが23mm×45mm, 1サイクルで充放 電するデータ線の総容量が17nFである。本発明によ り、動作電流が従来の約1.05Aから約10分の1の 109mAに低減できる。これは、貫通電流が従来の約 0.97Aから約30分の1の34mAに著しく低減で きるためである。

【0032】以上本発明を、ワードドライバやセンスア ンプ駆動回路に適用した実施例を示しながら説明してき たが、本発明の趣旨を逸脱しないかぎり、これまでに述 べた実施例に限定されるものではない。以下に本発明の 変形例を示す。

【0033】図10に、デコーダに適用した階層構成電 源線方式の例を示す。NAND回路とインバータのCM OS論理回路2段で構成されたAND回路で構成した例 で、センスアンプ駆動回路のようにVcc/2を中心に動 作を行う回路でなくても、VccとVssの両側に階層型給 20 電線を用いることが特徴である。NAND回路は、待機 時ではすべてVccを出力し、動作時に少数がOVを出力 する。貫通電流はVss側のNMOSトランジスタで定ま るので、Vss側に階層型給電線を用いる。反対に、イン バータは、待機時ではすべてOVを出力し、動作時に少 数がVccを出力する。貫通電流はPMOSトランジスタ で定まるので、Vcc側に階層型給電線を用いる。

【0034】待機時に同じ電圧を出力し、動作時に少数 が動作する回路群であれば、本発明を適用できる。その とき、全ての回路が同一のトランジスタサイズである必 30 要はなく、構成が異なっていてもよい。

【0035】図11は、本発明をワードドライバに適用 した別の実施例で、2メガ個のワードドライバの内16 個が同時に動作する場合の例を示している。 図1に示し た実施例での給電線を複数に分割しても受けた例であ る。512個のワードドライバでブロックを構成し、5 12個のブロック $(B_{1,1} \sim B_{1,256}, B_{2,1} \sim B_{2,256})$ からなる8個のセクタ (S1~S8) を設けている。 各セ クタ内で、2個のブロック (例えばB1,1とB2,1) が給 電線 (例えばP1) を共有している。 給電線P1~P256 を、ブロック選択トランジスタQ1~Q256を介して、1 28本ずつ給電線PL, PRに接続する。給電線PL, PR は8個のセクタに共通である。さらに、PL、PRをトラ ンジスタQL、QRを介して、VcHの給電線に接続する。 Q1~Q256のゲート幅を、2個のブロック内のワー ドドライバ、すなわち1キロ個のワードドライバのトラ ンジスタのゲート幅の合計よりも十分小さく選んでお く。また、Qī,Qrのゲート幅を、給電線Pī,Prに それぞれ接続されているブロック選択トランジスタ、す なわち(8×128)個のブロック選択トランジスタの 50 し、オン抵抗には1次関数でしか影響しないためであ

ゲート幅の合計よりも十分小さく選んでおく。動作時に は、8個のセクタは同じ動作をする。例えば、QL、QR と各セクタ内のQiをオンにして、選択ワードドライバ (#1)を含む2個のブロック(B1,1とB2,1)にVcH を供給する。貫通電流は、図1に示した実施例でmを2 56, nを4キロとしたときと同じになる。このよう に、複数の回路が同時に動作する場合、複数のブロック を同時に選択すればよい。また、スイッチとして動作す るトランジスタを複数に分割して配置することにより、

10 給電線を短くして配線抵抗の影響を軽減でき、選択ブロ ックの給電線(P1)を短時間で充電できる。

【0036】図12に本発明をNMOSドライバに適用 した実施例を示す。トランジスタのドレイン側に階層型 給電線を用いているのが特徴である。 各ドライバは2個 のNMOSトランジスタで構成されたプッシュ・プル回 路である。非選択のドライバはOVを出力し、選択され たドライバはVcc-Vrを出力する。トランジスタのド レイン側、すなわちVcc側に階層型給電線を用いること により、非選択のドライバの出力を変化させることな く、図1に示した実施例と同様に貫通電流を低減でき る。例えば、図12に示すようにブロック選択トランジ スタQ2~Qaがオフのとき、サブスレッショルド電流に 対するドレイン電圧の影響が小さくても、Pz~P。の電 圧が大きく低下して、ワードドライバトランジスタに電 流が流れなくなる。このように、本発明はCMOS以外 の論理回路にも適用できる。

【0037】以上の説明では、トランジスタのサブスト レートの接続に触れなかったが、いずれの実施例でも、 電源に接続するのが望ましい。その方が、ドレインを接 続する給電線にサブストレートも接続するよりも、給電 線の充電に要する電荷が小さく充電時間が短くなる。例 えば、図1に示した実施例では、PMOSトランジスタ のサブストレートを全てVcHに接続することにより、前 述のように非選択ブロックの給電線はVcHからΔVだけ 低下したときに、基板バイアス効果により非選択ブロッ ク内のPMOSトランジスタのしきい値電圧が高くな る。ソースがゲートよりも低い電圧になる上に、しきい **値電圧が高くなることによって、サブストレートがドレ** インと同じ電圧の場合に比べ、小さなAVで同じ電流低 40 減効果が得られる。

【0038】トランジスタのしきい値電圧は全て同じと して説明したが、スイッチとして用いるトランジスタの しきい値電圧を他のトランジスタよりも高くすることに より、貫通電流をさらに低減できる。例えば、図1のQ 及びQı~Qaのしきい値電圧をワードドライバ内のトラ ンジスタよりも高くし、a及びbを大きく選ぶことによ り、スイッチのオン抵抗による動作速度の劣化は防止し ながら、貫通電流をさらに低減できる。オフでのサブス レッショルド電流には指数関数的に影響するのにたい

る。ゲート幅に伴いゲート容量が大きくなっても、図3 での充電時間 t1, t2が確保できれば、動作速度の点で 問題ない。また、レイアウト面積の点でも、比較的個数 が少ないため問題ない。場合によっては、Qだけにしき い値電圧の高いトランジスタを用いても、待機電流の低 減に有効である。

【0039】図3に示したタイミング図では、/RAS がOVとなっている活性期間中は、Φ及びΦ1を下げた ままにして、Q及びQ1をオンに保っていた。これは、 /RASにより発生される活性時と待機時の動作モード 10 る。 を指定する信号によりΦを制御し、その信号とアドレス 信号との組み合わせ信号によりΦ1を制御することによ り実現される。さらに、/RASの立ち下がりからワー ド線の駆動が終了するまでの期間を指定する信号を用い て、ワード線駆動後はΦ及びΦ1をVcHにしてQ及びQ1 をオフにすることも可能である。これによりワード線駆 動後の貫通電流を、活性時であっても待機電流Isと同 程度に低減できる。この効果は、/RASがOVとなっ ている活性期間が長いほど大きい。ただし、この場合、 メモリセルの再書込みのために、/RASの文上りから 20 一定期間、Φ及びΦ1を下げてQ及びQ1をオンにする必 要がある。 例えば図10に示したデコーダに適用した実 施例についても、同様に出力確定後の貫通電流をさらに 低減可能である。

【0040】本発明は、DRAMだけでなく、スタティ ック・ランダム・アクセス・メモリ (SRAM) やリー ド・オンリー・メモリ (ROM) などのメモリおよびメ モリ内蔵論理LSIにも適用できる。本発明は、しきい **値電圧が小さくなるほど効果が大きく、動作電流におい** 程度以下のLSIでは、効果が著しい。動作電圧2V程 度以下では動作速度の点からその程度のしきい値電圧が 必要になり、あるいはゲート長0.2 μm程度以下では スケーリング則によりそのようなしきい値電圧となるの で、特に効果が大きい。

[0041]

【発明の効果】以上に述べた実施例で明らかなように、

本発明により、動作速度を損なうことなく貫通電流を低 減でき、低消費電力で高速動作を行う半導体装置を実現

10

【図面の簡単な説明】

【図1】ワードドライバに適用した実施例を示す図であ

【図2】ワードドライバのPMOSトランジスタの動作 点を示す図である。

【図3】図1に示した実施例の動作タイミング図であ

【図4】センスアンプ駆動回路に適用した実施例を示す 図である。

【図5】メモリアレー要部の構成例を示す図である。

【図6】従来のCMOSインバータの回路図である。

【図7】トランジスタのサブスレッショルド特性を示す 図である。

【図8】メモリのブロック図である。

【図9】本発明の効果を示す図である。

【図10】 デコーダに適用した実施例である。


【図11】ワードドライバに適用した別の実施例であ る。

【図12】NMOSドライバに適用した実施例を示す図 である。


【符号の説明】


WD…ワードドライバ、W…ワード線、XDEC…Xデ コーダ、D…データ線、SA…センスアンプ、YDEC …Yデコーダ、SAD…センスアンプ駆動回路、CN, CP…センスアンプ駆動線、MC…メモリセル、MA… メモリアレー、PR…周辺回路、VcH…ワード電圧、V て貫通電流が支配的となってくるしきい値電圧0.2V 30 cc…電源電圧、Vss…接地電圧(0V)、m,m'…ブ ロック数、n···ブロック内の回路数、Bi~Ba, B'i' ~B' a'…ブロック、P1~Pa, P' 1'~P' a', P" 1'~P" a'…ブロックの給電線、Q1~Qa, Q'1'~ $Q'a', Q"i'\sim Q"a'···ブロック選択トランジスタ、$ P, P', P"…第2の給電線、Q, Q', Q"…動作 モードと大気モードを選択するトランジスタ。

【図2】




【図6】







【図8】




【図11】



【図10】



【図12】



技術表示箇所

フロントページの続き

H O 3 K 17/693 A 7436-5 J 19/0948

8321-5J H O 3 K 19/094 B